Pile matérielle et logicielle de l'IA

Si le modèle 7B de la question précédente est quantifié de FP16 (environ 14 GB) en entiers 4 bits (INT4), quelle devient approximativement la mémoire des poids ?

  1. AEnviron 7 GB
  2. BEnviron 1,75 GB
  3. CEnviron 3,5 GB
Afficher la réponse et l'explication

Réponse : C. Environ 3,5 GB

Chaque paramètre passant de 16 à 4 bits, la mémoire est divisée par quatre, soit environ 3,5 GB (en pratique, de petites informations comme les échelles de quantification s'y ajoutent). La réduction de mémoire permet d'exécuter de grands modèles sur PC et smartphone, et la diminution du volume lu en mémoire accélère aussi l'inférence. Les techniques limitant la perte de précision deviennent essentielles.

S'entraîner sur ce thème Retour au thème

Autres questions sur Pile matérielle et logicielle de l'IA

  1. Quel est approximativement le nombre d'opérations en virgule flottante (multiplications et additions comptées séparément) du produit d'une matrice M×K par une matrice K×N ?
  2. Pour le produit de deux matrices N×N en FP16 (2 octets), en supposant que chaque entrée est lue une fois et le résultat écrit une fois, quelle est approximativement l'intensité arithmétique (opérations par octet) ?
  3. Sur un accélérateur de 100 TFLOPS en crête et 2 TB/s de bande passante mémoire, on exécute un traitement d'intensité arithmétique 10 FLOP/octet. Quelles performances atteignables estime le modèle Roofline ?
  4. Avec une seule entrée (taille de lot 1), pourquoi le calcul d'une couche entièrement connectée (produit matrice de poids-vecteur) tend-il à être limité par la mémoire ?
  5. En inférence, pourquoi l'augmentation de la taille de lot (nombre d'entrées traitées ensemble) tend-elle à améliorer l'efficacité globale ?