DRAM

Wie viele Chips pro Rank sind nötig, um mit DRAM-Chips mit 8 Bit Datenbreite (x8) einen 64 Bit breiten Datenbus zu bilden (ohne ECC)?

  1. A4
  2. B64
  3. C8
Antwort und Erläuterung anzeigen

Antwort: C. 8

64 Bit ÷ 8 Bit = 8, also ergeben acht nebeneinander und gleichzeitig angesprochene x8-Chips 64 Bit Breite. Bei x4-Chips sind es 16, bei x16 vier. ECC-Module erhalten Chips für 8 Prüfbits hinzu, bei x8 also 9 Chips (72 Bit Breite). DDR5-Module sind in zwei 32-Bit-Subkanäle unterteilt, und mit ECC ist jeder Subkanal 40 Bit breit.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu DRAM

  1. Wo befindet sich bei den meisten heutigen PC-Prozessoren der Speichercontroller, der den DRAM steuert?
  2. Welche Maßnahme wird in DRAM-Spezifikationen für einen hohen Chip-Temperaturbereich (z. B. oberhalb von 85 ℃) üblicherweise gefordert?
  3. Was wird mit wachsender DRAM-Kapazität im Zusammenhang mit dem Refresh leicht zum Problem?
  4. Welche Bitleitungsarchitektur im DRAM-Zellenfeld ordnet die zusammengehörigen Bitleitungspaare nebeneinander im selben Zellenfeld an?
  5. Welche Idee steckt hinter dem bei DDR4-SDRAM u. Ä. verwendeten „8n-Prefetch“?

Vergleiche zu diesem Thema