DRAM

Welche Aussage zur Burst-Übertragung bei DRAM ist richtig?

  1. AMit einem einzigen Lesebefehl werden mehrere aufeinanderfolgende Daten mit jedem Takt hintereinander übertragen
  2. BDie Daten werden komprimiert übertragen
  3. CRefresh und Datenübertragung erfolgen gleichzeitig
Antwort und Erläuterung anzeigen

Antwort: A. Mit einem einzigen Lesebefehl werden mehrere aufeinanderfolgende Daten mit jedem Takt hintereinander übertragen

Bei der Burst-Übertragung werden mit einem einzigen Lese- oder Schreibbefehl mehrere Daten aufeinanderfolgender Adressen mit jedem Takt nacheinander übertragen. Die Burstlänge beträgt bei DDR4 8 und bei DDR5 16; bei 64 Bit breitem DDR4 sind es 8 × 8 Byte = 64 Byte, was genau einer Cache-Zeile (64 Byte) der CPU entspricht. Da sich die Zahl der Befehle verringert, wird bei begrenzter Bandbreite des Befehlsbusses eine hohe Datenübertragungsrate erreicht.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu DRAM

  1. Welcher Wert kommt der Spitzenbandbreite eines DDR4-Speicherkanals mit 3.200 MT/s Übertragungsrate und 64 Bit breitem Datenbus am nächsten?
  2. Was ist der Haupteffekt des Betriebs des Speichers im PC im „Dual-Channel“-Modus?
  3. Welche Aussage zum „Rank“ eines DRAM-Moduls ist richtig?
  4. Wie viele Chips pro Rank sind nötig, um mit DRAM-Chips mit 8 Bit Datenbreite (x8) einen 64 Bit breiten Datenbus zu bilden (ohne ECC)?
  5. Wo befindet sich bei den meisten heutigen PC-Prozessoren der Speichercontroller, der den DRAM steuert?

Vergleiche zu diesem Thema