A/D- und D/A-Wandlung

Welche Digitalschaltung wandelt bei einem ΔΣ-A/D-Wandler die schnelle, grob quantisierte Ausgabe in hochaufgelöste Daten mit niedriger Abtastfrequenz um?

  1. ASample-and-Hold-Schaltung
  2. BDezimationsfilter
  3. CR-2R-Leiter
Antwort und Erläuterung anzeigen

Antwort: B. Dezimationsfilter

Der ΔΣ-Modulator gibt bei hoher Abtastfrequenz eine grobe Ausgabe, etwa mit 1 Bit, aus. Das Dezimationsfilter mittelt diese mit einem digitalen Tiefpass, entfernt das hochfrequente Quantisierungsrauschen und senkt die Abtastfrequenz, sodass hochaufgelöste Daten entstehen. Häufig werden CIC- und FIR-Filter kombiniert, und die Verzögerung dieses Filters ist die Hauptursache der Latenz von ΔΣ-A/D-Wandlern.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu A/D- und D/A-Wandlung

  1. Wie heißt der zeitweilige, spitzenförmige Fehler am Ausgang eines D/A-Wandlers im Moment des Wechsels des Eingangscodes?
  2. Welches Verfahren lässt mehrere A/D-Wandler mit leicht versetzten Zeitpunkten abwechselnd arbeiten und erzielt dadurch insgesamt eine hohe Abtastrate?
  3. Was ist der Hauptgrund, vor dem Eingang eines SAR-A/D-Wandlers eine Treiberschaltung, etwa mit einem Operationsverstärker, vorzusehen?
  4. Welches Verfahren dient bei vielen SAR-A/D-Wandlern als interner D/A-Wandler?
  5. Welche Aussage über Widerstandsketten-D/A-Wandler (Resistor-String), bei denen viele Widerstände in Reihe geschaltet sind, ist richtig?

Vergleiche zu diesem Thema