下列哪一項是3輸入多數決電路輸出為1的條件？

正確答案：B. 3個輸入中有2個以上為1時

多數決電路在輸入的過半數為1時輸出1，3輸入時即有2個以上為1時。邏輯式為 AB + BC + CA，與全加器的進位輸出邏輯相同。將相同電路做成3份再取多數決的三重冗餘（TMR），即使其中1個因故障或輻射造成位元翻轉，也能維持正確的輸出，因此用於航空、太空設備與高可靠度的伺服器。