Welke omschrijving van „clock skew” in een synchroon circuit is juist?

Antwoord: B. Het verschil in aankomsttijd van het kloksignaal per flip-flop

Clock skew is het verschil waarmee dezelfde klok door verschillen in bedradingslengte en belasting op verschillende tijdstippen bij flip-flops aankomt. Als de klok aan de ontvangende kant later is, is dat gunstig voor setup maar ongunstig voor hold, en omgekeerd. De klokboom die de hele chip bereikt, wordt ontworpen met CTS (clock tree synthesis), en door buffers te plaatsen en bedradingslengtes gelijk te maken wordt de skew tot enkele tientallen ps beperkt. Schommeling van de periode in de tijd is jitter.