A/D- en D/A-conversie
Waarom vormt jitter (tijdsvariatie) van de sampleklok een probleem bij de AD-conversie van signalen met hoge frequentie?
- AOmdat de klok stopt
- BOmdat alleen bij gelijkspanningssignalen fouten optreden
- COmdat een kleine afwijking in het samplemoment een grotere spanningsfout geeft naarmate het signaal sneller verandert
Antwoord en toelichting tonen
Antwoord: C. Omdat een kleine afwijking in het samplemoment een grotere spanningsfout geeft naarmate het signaal sneller verandert
Als het samplemoment Δt afwijkt, wordt de signaalverandering in die tijd een fout. De helling van een sinus is evenredig met de frequentie, zodat de door jitter bepaalde bovengrens van de SNR SNR = −20 log₁₀(2πf·tj) bedraagt. Om bij een signaal van 100 MHz 70 dB te halen, moet de jitter bijvoorbeeld circa 0,5 ps of minder zijn. Bij snelle ADC's met hoge resolutie en bij draadloze ontvangers hangen de prestaties daarom af van het ontwerp van een klokbron met weinig fasevuil (phase noise).