메모리 계층 구조

L1 캐시의 미스율(전체 접근에 대한 비율)이 4%, L2 캐시의 전역(global) 미스율(전체 접근 중 L2에서도 미스하는 비율)이 1%일 때, L2의 지역(local) 미스율은 얼마입니까?

  1. A25%
  2. B4%
  3. C1%
정답과 해설 보기

정답: A. 25%

지역 미스율은 해당 캐시에 도달한 접근 중 미스한 비율입니다. L2에 도달하는 것은 L1에서 미스한 전체의 4%이고, 그중 전체의 1%가 L2에서도 미스하므로 지역 미스율은 1 ÷ 4 = 25%입니다. L2의 지역 미스율이 높아 보이는 것은 L2에는 L1에서 걸러 내지 못한 지역성이 낮은 접근만 도달하기 때문이며, L2의 효과가 작다고는 할 수 없습니다. 1%는 전체에 대한 전역 미스율이고, 4%는 L1의 미스율입니다.

  • A. 올바릅니다. L2에 도달한 4% 중 1%가 미스하므로 25%입니다.
  • B. 4%는 L1의 미스율입니다.
  • C. 1%는 전체 접근에 대한 전역 미스율입니다.
이 분야 연습하기 분야로 돌아가기

메모리 계층 구조의 다른 문제

  1. TLB의 엔트리가 64개이고 페이지 크기가 4 KB일 때, TLB 미스 없이 접근할 수 있는 메모리 범위(TLB 리치, TLB reach)는 얼마입니까?
  2. 대형 페이지(huge page)를 사용하는 것의 주된 장점과 단점의 조합으로 올바른 것은 무엇입니까?
  3. 2차원 배열의 한 행 크기가 4096바이트(2의 거듭제곱)일 때, 열 방향으로 요소를 따라가면 캐시 용량에 여유가 있어도 미스가 많아질 수 있습니다. 그 대책으로 효과가 있는 것은 무엇입니까?
  4. 주기억장치 DRAM에 접근하는 데 걸리는 시간은 L1 캐시의 히트 시간의 대략 몇 배입니까? (일반적인 PC나 서버의 CPU의 경우)
  5. 캐시의 각 라인에 붙는 유효 비트(valid bit)의 역할로 올바른 것은 무엇입니까?

이 분야의 비교