Français
Menu

ISA et assembleur

Quelle affirmation concernant le delay slot de branchement des anciens MIPS notamment (règle selon laquelle l'instruction suivant immédiatement un branchement est exécutée que le branchement soit pris ou non) est correcte ?

  1. AC'est un mécanisme qui rend la prédiction de branchement précise à 100 %, indispensable aux CPU actuels
  2. BRISC-V l'a aussi adopté, et il faut toujours insérer un nop après un branchement
  3. CIl a introduit dans l'ISA une contrainte propre aux pipelines de l'époque et est devenu un handicap pour la conception des CPU ultérieurs
Afficher la réponse et l'explication

Réponse : C. Il a introduit dans l'ISA une contrainte propre aux pipelines de l'époque et est devenu un handicap pour la conception des CPU ultérieurs

Dans un pipeline simple à 5 étages, l'instruction suivante est déjà chargée lorsque le résultat du branchement est connu ; le delay slot supprime ce gaspillage en imposant son exécution. Mais dans les CPU ultérieurs, aux pipelines plus profonds, avec prédiction de branchement et émission multiple, l'avantage a disparu, et seule est restée la charge d'un traitement spécial pour la compatibilité. RISC-V ne l'a pas adopté afin de ne pas inscrire dans l'ISA des règles dépendant de l'organisation interne.

S'entraîner sur ce thème Retour au thème

Autres questions sur ISA et assembleur

  1. Lors de l'exécution d'une instruction lw en RV64I (64 bits), comment la valeur de 32 bits lue est-elle placée dans le registre de 64 bits ?
  2. Quelle description de l'ABI (interface binaire d'application) est correcte ?
  3. En RISC-V, quelle instruction réalise généralement un appel par pointeur de fonction en C, « (*fp)(x) » ?
  4. Quelle affirmation concernant deux CPU adoptant la même architecture de jeu d'instructions (ISA) est correcte ?
  5. Quelle caractéristique d'une architecture load-store comme RISC-V est correcte ?