Multicore und Synchronisation
Was legt ein Speicherkonsistenzmodell (Memory Consistency Model) fest?
- ADie Größe der Cache-Zeilen und die Zahl der Sets
- BDie Art der Transistoren im DRAM-Hauptspeicher
- CIn welcher Reihenfolge die von einem Kern ausgeführten Lese- und Schreibzugriffe auf mehrere Adressen für andere Kerne sichtbar sein können
Antwort und Erläuterung anzeigen
Antwort: C. In welcher Reihenfolge die von einem Kern ausgeführten Lese- und Schreibzugriffe auf mehrere Adressen für andere Kerne sichtbar sein können
Die CPU kann zugunsten der Leistung die Reihenfolge von Speicheroperationen ändern, etwa indem sie Schreibvorgänge im Store-Buffer sammelt oder Lesevorgänge vorzieht. Innerhalb eines Kerns ist dies so aufgebaut, dass sich das Ergebnis nicht ändert, doch für andere Kerne kann die Reihenfolge vertauscht erscheinen. Das Speicherkonsistenzmodell legt fest, welche Umordnungen auftreten können, und ist die Vereinbarung, auf deren Grundlage Programmierer korrekte Synchronisation schreiben.