양자 컴퓨터의 하드웨어
큐비트의 제어 회로를 4 K 안팎에서 동작시키는 크라이오 CMOS의 설계에서 고려해야 할, 저온에서의 MOSFET 특성 변화로 올바른 것은?
- A문턱 전압이 높아지고 서브스레숄드 스윙이 작아지므로(전류의 상승이 가팔라지므로), 실온용 트랜지스터 모델을 그대로 쓸 수 없다
- B캐리어의 이동도가 내려가고, 서브스레숄드 누설 전류가 실온보다 커진다
- C실리콘이 초전도가 되므로 채널의 저항이 0이 된다
정답과 해설 보기
정답: A. 문턱 전압이 높아지고 서브스레숄드 스윙이 작아지므로(전류의 상승이 가팔라지므로), 실온용 트랜지스터 모델을 그대로 쓸 수 없다
저온에서는 격자 진동(포논)에 의한 산란이 줄어 캐리어의 이동도가 올라가고, 누설 전류도 크게 줄어듭니다. 한편 문턱 전압은 올라가고 서브스레숄드 스윙은 작아지지만, 이론값인 (k_B T/q) ln 10(4 K에서 약 0.8 mV/dec)보다는 훨씬 큰 값에서 한계에 이릅니다. 그 밖에 캐리어의 동결(freeze-out)이나 소자 편차의 증가 등도 있으므로, 저온에서 측정한 특성으로 모델을 다시 만들어 회로를 설계합니다. 소비 전력도 4 K 단의 냉각 능력(1 W 정도가 기준)에 맞춰야 합니다.