Lire une fiche technique

On applique une tension de 1,4 V sur une entrée d'un circuit intégré dont les seuils sont spécifiés à VIH(min) = 2,0 V et VIL(max) = 0,8 V. Comment cette entrée est-elle interprétée ?

  1. AElle est inférieure à VIH(min) = 2,0 V, elle est donc toujours interprétée comme L
  2. BElle est supérieure à VIL(max) = 0,8 V, elle est donc toujours interprétée comme H
  3. CIl n'est pas garanti qu'elle soit interprétée comme H ou comme L
Afficher la réponse et l'explication

Réponse : C. Il n'est pas garanti qu'elle soit interprétée comme H ou comme L

VIH(min) est la tension la plus basse pour laquelle l'interprétation H est garantie, et VIL(max) la tension la plus haute pour laquelle l'interprétation L est garantie. Entre les deux, de 0,8 à 2,0 V, se trouve une zone indéterminée où l'entrée peut être interprétée dans un sens ou dans l'autre selon l'exemplaire ou la température. Si l'entrée reste longtemps dans cette zone, la sortie peut osciller de façon instable, ou les pMOS et nMOS de l'étage d'entrée peuvent conduire simultanément et laisser passer un courant traversant. Pour recevoir un signal qui varie lentement, on utilise une entrée à trigger de Schmitt, dotée d'une hystérésis.

Niveaux logiques et marge de bruit Sortie H Sortie L Lu comme H Indéterminé Lu comme L VDD 0 V VOH(min) VOL(max) VIH(min) VIL(max) NMH NML Garanti en sortie Seuils d'entrée NMH = VOH(min) − VIH(min) NML = VIL(max) − VOL(max)
Niveaux logiques et marge de bruit · Voir dans les schémas
S'entraîner sur ce thème Retour au thème

Autres questions sur Lire une fiche technique

  1. Si le circuit intégré émetteur a VOH(min) = 2,9 V et VOL(max) = 0,4 V, et le circuit intégré récepteur VIH(min) = 2,0 V et VIL(max) = 0,8 V, quelle est la marge de bruit au niveau L ?
  2. Quel problème se pose lorsque l'on relie directement la sortie d'un circuit intégré alimenté en 3,3 V à une entrée CMOS alimentée en 5 V (VIH(min) = 0,7 × VDD) ?
  3. Que signifie la mention « tolérante 5 V » (5 V tolerant) attribuée à une broche d'entrée dans une fiche technique ?
  4. Quel changement est correct lorsque l'on réduit la valeur de la résistance de rappel (pull-up) d'une sortie à drain ouvert ?
  5. Quel est le principal problème lorsque l'on relie de nombreuses entrées CMOS à une même sortie d'un circuit intégré logique CMOS ?