Nederlands
Menu

Geheugenhiërarchie en prestaties

Hoeveel sets heeft een 4-weg set-associatieve cache met 32-bits adressen, een capaciteit van 32 KB en een regelgrootte van 64 byte?

  1. A128
  2. B512
  3. C32
Antwoord en toelichting tonen

Antwoord: A. 128

Het aantal regels is 32 KB ÷ 64 B = 512. Bij 4 wegen passen er 4 regels in één set, dus het aantal sets is 512 ÷ 4 = 128 = 2⁷; de index is dan 7 bits en de tag 32 − 7 − 6 = 19 bits. 512 is het aantal regels zelf en tevens het aantal sets bij direct-mapped. Een hogere associativiteit verlaagt het aantal sets; daardoor neemt het aantal tagbits toe en zijn er meer comparatoren nodig. 32 is het resultaat van de regelgrootte 64 ten onrechte door het aantal wegen te delen.

Opzoeken in een set-associatieve cache Adres Offset: positie in de lijn Tag Index Offset Way 0 Tag Data Way 1 Tag Data Kiest de set = = Tags vergelijken Eén gelijk → hit Geen gelijk → miss Adrestag tegelijk vergeleken met elke way Voorbeeld met 2 ways (n-way: n tags vergelijken)
Opzoeken in een set-associatieve cache · Bekijken in het figurenoverzicht
Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Geheugenhiërarchie en prestaties

  1. Hoeveel bits van het adres worden bij een volledig associatieve cache voor de index (het selecteren van de set) gebruikt?
  2. De hittijd van de L1-cache is 1 ns, de missratio 5%, de hittijd van de L2-cache 10 ns, de lokale missratio van L2 20% en de toegangstijd van het hoofdgeheugen 100 ns. Wat is de gemiddelde geheugentoegangstijd?
  3. Bij een direct-mapped cache komen elementen van twee arrays op dezelfde cachepositie uit en verdringen elkaar bij elke afwisselende toegang. Tot welke categorie behoort deze miss?
  4. Welke maatregel is effectief om cachemisses te verminderen die optreden bij de allereerste toegang van een programma tot bepaalde data?
  5. Welke miss verdwijnt niet wanneer de cache volledig associatief wordt gemaakt?

Vergelijkingen bij dit onderwerp