Nederlands
Menu

Instructieset en assembly

Wat kan er gebeuren als het adres van een lw-instructie die 4 bytes leest in RISC-V geen veelvoud van 4 is (niet uitgelijnd)?

  1. ADe instructie wordt automatisch gelezen als het volgende veelvoud van 4 en leest altijd even snel en correct
  2. BAfhankelijk van de CPU-implementatie treedt een exception op, of wordt het in hardware of software afgehandeld en wordt het zeer traag
  3. CDe onderste 2 bits van het adres worden genegeerd en er is geen fout
Antwoord en toelichting tonen

Antwoord: B. Afhankelijk van de CPU-implementatie treedt een exception op, of wordt het in hardware of software afgehandeld en wordt het zeer traag

Als 4 bytes data op een adres dat een veelvoud van 4 is staan, kunnen ze met één geheugentoegang worden gelezen. Over een grens heen zijn twee toegangen nodig, dus RISC-V laat het aan de implementatie over of niet-uitgelijnde toegang in circuits wordt afgehandeld of dat een exception wordt veroorzaakt en software het overneemt. In het laatste geval is het ordes van grootte trager. Daarom voegt de compiler vulling (padding) tussen leden van een structuur toe om uit te lijnen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Instructieset en assembly

  1. Met welke factor van de waarde van a0 is het resultaat t0 van de RISC-V-instructie „slli t0, a0, 3” te vergelijken (overloop buiten beschouwing gelaten)?
  2. a0 bevat het beginadres van een array a van het type int (4 bytes) en a1 bevat de index i. Wat leest de bovenstaande code in a2?
  3. Welke uitspraak is juist over de methode waarbij rekeninstructies waarden in het geheugen rechtstreeks kunnen gebruiken, zoals de x86-instructie „add eax, [rbx]”?
  4. Welke uitleg over hoe huidige krachtige x86-CPU's complexe instructies intern uitvoeren is juist?
  5. Welke instructies voegt de RISC-V M-extensie toe aan de basisinstructieset voor gehele getallen?