Nederlands
Menu

A/D- en D/A-conversie

Hoeveel vergelijkingen voert een N-bits successive-approximation-AD-converter in principe uit per conversie?

  1. A1
  2. B2ᴺ
  3. CN
Antwoord en toelichting tonen

Antwoord: C. N

Een SAR-ADC vergelijkt vanaf de hoogste bit de spanning van de interne DAC met de ingang en bepaalt bij elke vergelijking één bit, zoals bij binair zoeken; voor N bits zijn in principe N vergelijkingen nodig. Bij 12 bits en 1 MS/s is de tijd voor één vergelijking bijvoorbeeld circa enkele tientallen ns. Er bestaan ook architecturen die redundante bits toevoegen om beslissingsfouten tijdens het proces achteraf te corrigeren; ze verhogen snelheid en nauwkeurigheid ten koste van iets meer vergelijkingen.

ADC met successieve benadering (SAR) Vin Sample-and-hold + − Comparator SAR-logica Digitaal uit Proefwaarde DAC Testspanning DAC-uitgang FS 0 Vin 1 0 1 0 Beslissing Bits bepaald vanaf de MSB Vin ≥ DAC → 1 houden Vin < DAC → terug naar 0 N bits → N vergelijkingen Vb.: 4 bits → 1010
ADC met successieve benadering (SAR) · Bekijken in het figurenoverzicht
Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over A/D- en D/A-conversie

  1. Welke uitspraak over de "acquisitietijd" van een sample-and-holdschakeling is juist?
  2. Welke techniek samplet een signaal met een middenfrequentie van 70 MHz en een bandbreedte van 10 MHz opzettelijk met een lagere samplefrequentie en voert daarbij tevens een frequentieconversie uit?
  3. Wat is het belangrijkste doel van het opzettelijk toevoegen van een kleine hoeveelheid ruis (dither) vóór de AD-conversie?
  4. Welk effect heeft het verhogen van de orde van de modulator van een ΔΣ-AD-converter (bijvoorbeeld van eerste naar tweede orde)?
  5. Welk probleem veroorzaken afwijkingen (mismatch) in offset, versterking en timing van de afzonderlijke ADC's in een time-interleaved ADC waarin meerdere ADC's om de beurt werken?

Vergelijkingen bij dit onderwerp