아날로그·전자 회로

전압 이득이 100배인 증폭 회로의 이득을 데시벨로 나타내면 얼마입니까?

  1. A100 dB
  2. B20 dB
  3. C40 dB
정답과 해설 보기

정답: C. 40 dB

전압 이득의 데시벨 표시는 20 log₁₀(이득)이며, 20 × log₁₀100 = 40 dB입니다. 10배는 20 dB, 2배는 약 6 dB, √2배는 약 3 dB로 외워 두면 편리합니다. 전력은 전압의 제곱에 비례하므로 10 log₁₀를 사용하며, 전력 100배가 20 dB입니다. dB를 사용하면 다단 증폭기의 이득을 곱셈이 아닌 덧셈으로 계산할 수 있고, 넓은 범위의 값을 다루기 쉬워집니다.

이 분야 연습하기 분야로 돌아가기

아날로그·전자 회로의 다른 문제

  1. 연산 증폭기의 반전 증폭 회로에서 귀환 저항을 커패시터로 바꾼 회로를 무엇이라고 합니까?
  2. LC 직렬 공진 회로의 공진 주파수를 나타내는 식은 무엇입니까?
  3. 컴퍼레이터(비교기)의 역할로 올바른 것은 무엇입니까?
  4. 이득 대역폭 곱(GBW)이 1 MHz인 연산 증폭기로 이득 10배의 비반전 증폭 회로를 만들었을 때 대역폭은 대략 얼마입니까?
  5. 연산 증폭기의 슬루 레이트의 의미로 올바른 것은 무엇입니까?